四路Orin芯片智能(néng)駕駛設計(jì)案例
發布時間:2025-10-09 12:07:00
|
類別(bié) |
新能源汽車智能駕駛和智能座(zuò)艙控製域 |
|
產品所屬行業 |
汽車電子 |
|
主要芯片 |
CPU:NVIDIA ORIN
|
|
單板類型 |
主控單板 |
|
Pin數(shù) |
38023 |
|
層數(shù) |
14 |
|
最高信號速率 |
16Gb/s |
|
難點 |
1、 4xOrin核心扣板,布(bù)局(jú)布線比較(jiào)密,且底板結(jié)構限製比較(jiào)多; 2、 LPDDR5設計考慮EMC和層疊成本; 3、 多種高速(sù)信(xìn)號設計(jì); |
|
其他 |
XFI,PCIE 4.0,Sgmii,Mipi-C-PHY,FPDlink,UFS,Type-C,LPDDR5等 |
|
我司對策(cè) |
1、布局空(kōng)間有限的對策:在保(bǎo)證設計準確性的情況下將(jiāng)各功能模塊做到盡可(kě)能占用板麵空間最小,精確合理規劃相關功能模塊布線通道;
2、汽(qì)車電子對EMC要求嚴格,又充分考慮性(xìng)價,在demo中出(chū)於成本(běn)要求64位LPDDR5有使用表底層布(bù)線,而本設(shè)計是四路(lù)Orin,和demo有(yǒu)較大差異,充分利用板(bǎn)上的有(yǒu)限布線層,既避免走外(wài)層布線又保證LPDDR5信號都是參考gnd平麵的帶(dài)狀線,避免可能的EMC問(wèn)題,同時也不過多的占用(yòng)層(céng)麵;
3、14層二階(jiē)設計,因(yīn)L3層最佳高速信號布線(xiàn)層,部分高速總線布線較長(zhǎng),選(xuǎn)用了HVLP銅(tóng)箔,使用(yòng)2-13的埋孔,而非3-12的埋孔,給設(shè)計又增(zēng)加了(le)挑戰性。
4、 背鑽不采用(yòng)通孔背(bèi)鑽,而采用(yòng)盲孔背鑽,這樣有(yǒu)效防(fáng)止PCB因背鑽空洞導致表麵不平整;
|




