高速先生成員-- 黃剛

做過類似CPU服務器板PCB設計的朋友都知道，CPU與CPU之間會有很多很多對高速互（hù）連的走線，也就是很多圈內人稱為Interlaken的走線。你說這（zhè）一大（dà）把互聯的高速信號對數多也就算了，關鍵是每（měi）一對都需要在（zài）外麵串上交流（AC）耦合電容。當然，我們知（zhī）道原理上來說是需要的（至於為什麽，可以翻翻之前高速先生的文章哈（hā），裏（lǐ）麵啥都有說！），但是實際操作起（qǐ）來都會（huì）讓設計工程師非常的討厭（yàn），需（xū）要有一片比較空的位置來把它們塞進（jìn）去擺好，就像下麵這（zhè）樣哈。

見多識廣的高（gāo）速先生覺得上麵的電容其實算擺的很寬鬆（sōng）了（le），換言（yán）之（zhī）就是設計工程（chéng）師處理起來的（de）難度已（yǐ）經不是很大了。再（zài）看看下（xià）圖？這個距離是不是慢慢的讓你們覺得恐（kǒng）懼了？

恐（kǒng）懼？恐懼啥（shá）呢，那（nà）當然是大家都會擔心對與對之間（jiān）的串（chuàn）擾啊，在滿足（zú）物質生活之後（能（néng）塞（sāi）到PCB板之後），肯定（dìng）要慢慢（màn）開始注重精神生（shēng）活（huó）了！鑒於有不少的粉絲（sī），包括公司設計部的同事都來問（wèn）過Chris這個問題：到底電容之（zhī）間（jiān）擺多近信號的串擾能夠（gòu）被接受啊？Chris不忍心每次都跟他們說“這要看你高速信號跑得速率來定”這句萬能說辭，於是在項目忙到起飛的時候也偷個閑來建個模型驗證下（xià），給大家第一手的量化數據哈！

行吧，為了大家能有更直觀的認識，加（jiā）就加吧。Chris用目前比較通用的0402電容來（lái）建模（mó）驗證。建立一個初始的3D模型就像下麵這樣哈：

也就是兩對（duì）0402高速信號的（de）AC耦合電容的模（mó）型，我們來研究不同距離下他（tā）們的串擾大小，這也就是為什麽模型的右邊要留那麽多空（kōng）間的原因咯。因為我們可以（yǐ）改變這兩對電容之間的距離，來不斷的進行掃描，看看（kàn）不同距離（lí）下（xià）的串擾結果哈！動態的效果就像下麵這樣了，距離從遠到（dào）近的變化情況。

當然，一開始不可能（néng）完全挨在一起（qǐ）的嘛（ma），能估計你也不敢吧，哈哈。所以我們最小從這（zhè）個距離開（kāi）始掃描，我們把這個距離當作0mil的初始值！估計這個距離應該是你們敢放的最近的距離（lí）了（le）吧？這個時候的距離（lí）大概25mil，指的是焊盤到焊（hàn）盤的gap大小。

今天文章（zhāng）最重要的一張圖來了哈，那就是不（bú）同距離下的電容對間的串擾值，如下所示：

可以看到0mil就是代表這（zhè）上圖的那個（gè）初始的距離，在我們大家做得比較多的28Gbps高（gāo）速信號這個情況下，基頻在14GHz串擾大概33dB的樣（yàng）子，當然拉開到100mil那麽遠之後串擾直線下降（jiàng）到70dB這個非常非常理想的值（zhí）了。當然Chris盲猜大多數的你們也真是沒有那麽多空間能把兩對電容拉（lā）到100多（duō）mil的gap吧。那到底（dǐ）拉大到多（duō）少才合適呢？這個就看大家對裕量的安全感認知了，當然也看不同高速信號的裕量了。在（zài）28Gbps的（de）高速信號中，Chris認為50dB是一個（gè）還不錯的門（mén）檻。對應到上麵的仿真結（jié）果，也（yě）就是橙色的（de）那一條曲線，大（dà）概30mil，加上初始的25mil，也就是55mil的焊盤gap。也就是大概下麵這個距離哈，大家可以通過（guò）模型上的距離來體會（huì）下！

無論如何到最後都需要來個總結是吧？當然單單一個模（mó）型肯定沒法覆蓋到所有的疊層，所有的板材類型的case，但是參考意義Chris認為還是比較夠的（de），高速信號一般也用高速板材，這個case也是按照（zhào）高（gāo）速（sù）板材來仿真，各位粉絲不嫌棄的話，Chris認為都可以大膽的拿去參（cān）考參考！當然如果真的有喜歡挑刺的，或者是想要很確定自己做的這個板電容（róng）串擾多大的粉絲的話，Chris不說，大家也知道怎麽（me）來幫（bāng）Chris回答他們了吧？