高速先生成員-- 黃剛

在硬件工程師和PCB工程師的潛意識裏，隻要是PCB走線阻抗出現了偏差，第一時間就會去和板廠的朋（péng）友們（men）去喝（hē）喝茶聊聊天。這個時候高速先生悄悄的告訴你們，在對板廠的（de）阻抗加工提出質疑（yí）之前（qián），有沒有稍微想（xiǎng）過一下（xià）下有可能是設計的問題呢？

一般來說，單純PCB走線的阻抗控製（zhì）出了問題（tí），的確十有八九是由於板廠對加工管控或者參（cān）數調整出現偏差，導致加工出來的走（zǒu）線（xiàn）超過了誤差範（fàn）圍。因為板廠的確需要對走（zǒu）線阻抗進行一定範圍的保證，例如±10%甚至±8%。高速先生一度也（yě）是這麽認為，直到遇（yù）到了下麵這個由客戶自己進行（háng）PCB設計然（rán）後我司來製板的項目…

今年的某一天，我們一個客戶拿著我們加工的板子過來（lái），就開始抱怨說我們板廠加工的阻抗超過了10%的偏差。50歐姆的表層走線他們自己進行阻抗測試時（shí），發現最低（dī）的地（dì）方隻有44歐姆。還給出了他們的“證（zhèng）據”，也就是實測的阻抗結果。

當然我們也是有測試（shì）的條件，於是（shì）把客戶的板子拿過來測試（shì）下，發現也是相同的結果，客戶的測試的（de）確沒有問題，表明這根走線的阻抗的確就（jiù）是在44歐姆左右。高速先生這個時（shí）候就提出了看看客戶的PCB設計文件，看看這（zhè）根走線是不是因為（wéi）比較特殊才使得我們板廠的加工出現了（le）偏差，例如走線的線寬和線間距是不（bú）是太細或者其他什麽加工極限的原因。

結果打開板子一看，這的確是一根普通（tōng）的（de）走線，線寬在10mil左右，采取了表（biǎo）層包地處理的設計以減小串擾，看起來這（zhè）對於我們公司來說應該是比較（jiào）容易加工的（de）。

一般來說，看了PCB設計，看到（dào）走線（xiàn）如果不是（shì）偏極限的話，高速先生（shēng）也開始覺得是（shì）我們板廠的問（wèn）題了（le）。於是我們和板廠的同事（shì）聊聊，希望從他們那裏（lǐ）得到一些有用的信（xìn）息。果然，板廠的同事提供了一條很有用的信息，說客戶比較相信自己算的阻抗，因此讓板廠盡量不調整線寬，客戶算（suàn）的阻抗圖如下所（suǒ）示：

然後我們（men）再去測量加工出來的走（zǒu）線，也基（jī）本上是10mil，嚴格做到了客戶的要求。但是有個地方引起了高速先生的（de）注意，就是走線到參考地的距（jù）離（lí）15mil，因此我們再次打開PCB文件看看客戶的疊層和設計，我（wǒ）們能猜想到客戶是做了隔層參考，不參（cān）考（kǎo）L2層參考L3層（céng）的地平麵。

從設計上的確也是這樣，L3層是一個完整的參考平麵（miàn）。

但是，但是！問題來了，客戶在（zài）L2層並（bìng）沒有（yǒu）完全挖空（kōng），還是按照L1的包地方式進行設計，如下所示：

查到這裏，高速先生（shēng）隱約覺得這可（kě）能並不一定是板廠（chǎng）對走（zǒu）線阻抗管控出了問題導致阻抗偏低，有可能在（zài）設計這個根源（yuán）上就出現了偏（piān）差。

因此我們根據PCB設計（jì）建立了這麽一組對比的（de）3D模型，看看L2層按照現有的設計和把L2層地都挖空掉，也就是按照客戶所提供的阻抗（kàng）計算模（mó）型的那樣子，模型就是下麵這樣了。

模型的左邊部分（fèn）是現（xiàn）有的設計，右邊部分是客戶認為的設計，我們把兩（liǎng）種設計都做在同（tóng）一個仿（fǎng）真模（mó）型上，這樣能有更準確的對比。

果然，這個3D模型的仿真結果（guǒ）證實了高速先（xiān）生的懷疑，這兩者的阻抗是不（bú）一樣的，而且差別竟有5個歐（ōu）姆！

這個時候（hòu）結論已經（jīng）很明確了，采取這種隔層參（cān）考的設計方式本身沒有什麽問題（tí），然（rán）而客戶在自己去算阻抗的時（shí）候卻選擇了（le）一個錯（cuò）誤的阻抗計算模型，並且客戶也以為L2層不用白不用，反正我把走線的區域挖空掉了（le）就沒有影響了（le），而且L2層鋪一點地可能（néng）還更有利於串（chuàn）擾的控製。結（jié）果串擾可（kě）能控製上了，但是阻（zǔ）抗卻出現了嚴重的偏差，這基本上（shàng）和我們板廠的加工能力（lì）沒有太大的關係，相反的，我們（men）板（bǎn）廠按照客戶的“要（yào）求”成（chéng）功控（kòng）製到了（le）阻（zǔ）抗44歐姆！！這時我（wǒ）們和客戶之間的氣氛就好像結尾這張圖（tú）片一樣了（le）。