高（gāo）速先生成員--薑傑

高速先生經常被Layout攻城獅（shī）問到這樣的問題：“PCB上（shàng）PIN尺寸看起來（lái）差不多的連接器，為啥SI攻城獅給出的（de）阻抗優化方式不（bú）一樣？是不是他們在故弄玄虛？”

根據高速先生的經驗來看，大（dà）概率是他們（men）看到了你（nǐ）們看不到的東西……

需要對阻抗進行優化的連接器，信號速率一般都不會低。比如，高速先（xiān）生最近遇（yù）到的一個比較典型（xíng）的案例：同一PCB上的兩種連接器，一個最高支持16Gbps信號，一個可以（yǐ）支持到25Gbps的信號，下文為了方便起見，分別簡稱為16G連接器和25G連接器。

如果隻看PCB上麵的器件封裝（紅色方（fāng）框是其中的一對高速管腳），想必大家都沒辦法區分（fèn）哪個連接（jiē）器支持的速率更高。

開（kāi）始我（wǒ）們的研究，兩種（zhǒng）連接器布局麵均在TOP層，差分（fèn）信號特征阻抗要求100歐姆。直接看看二者在同一PCB上的（de）阻抗表現如何（hé）。

首先出（chū）場的是25G連接器，反焊盤挖空第2層和（hé）第3層，參考（kǎo）第4層GND平麵，此時的差分管腳阻抗可以做到93.9歐姆（mǔ）。

同樣的（de）反焊盤方案，用在16G連接器上，阻抗就隻有（yǒu）89.7歐姆了。與25G連接器有4.2歐姆的差異，做（zuò）過高速設計的同學應該都（dōu）清楚這意味著什麽。

為了搶救一下16G連接器的阻抗，先把高速信號PIN的反焊盤尺寸（cùn）擴大：反焊盤（pán）加寬5mil，其他不變的情況下，阻抗（kàng）由89.7歐姆增加到90.1歐姆，不能說沒有，聊勝於無。

別急（jí），還（hái）有一招，增加PIN到（dào）參考平麵的間距。具體到本案（àn）例，就是在反（fǎn）焊盤加寬5mil的基（jī）礎上，繼續挖空第4層和（hé）第5層，參考第6層GND平麵！不得不說，為了優化阻抗也是拚了，完全不顧走線層麵的一（yī）通猛挖。

看到結果，大家懸著的心，終於死了——隻有0.6歐姆的阻抗（kàng）提升。

到底什麽原因導致（zhì）16G連接器的阻抗難以提升？是時候請出（chū）兩個連接器的本尊了。

不知大家看出什麽沒有？沒錯，連接（jiē）器3D模型的管腳差異比在PCB上看平麵圖可大多了，相比25G連接器的“三寸金蓮”，16G連接器簡直就是不折（shé）不（bú）扣的“大腳怪”。想想線寬和銅厚對阻抗的影響，大（dà）家應該都能猜到粗細（xì）管腳的阻抗差（chà）異。

當然，高速先生是（shì）喜歡用數據說話（huà）的，既然懷疑（yí）是16G連接器的大腳拖了阻抗的（de）後腿，那就（jiù）直接把管腳變細：沿著紅色側麵，把管腳（jiǎo）內（nèi）縮5mil。

果不其（qí）然，甚至都不用參考第6層，與25G連接器一樣參考第4層地平麵（miàn），阻（zǔ）抗一樣能做到93.5歐姆！

回到本文（wén）開頭的問題，Layout攻城（chéng）獅之所以（yǐ）會產生困惑，就在於PCB設計軟件上展示的PIN通常（cháng）隻是器件的焊盤，隻有看到器件的3D模型（xíng）（結構圖）或者實物（wù），才能（néng）發現真正的管腳差異。

當（dāng）然了，實際設計過程中（zhōng），Layout攻城獅基本動不了器件的封裝尺寸，不過（guò），不（bú）能改不代表不需要關注，在低頭走線的過程中，也要（yào）抬頭看看器件的3D模型。從（cóng）二維到三維，維度提高，格局自然打（dǎ）開。