高（gāo）速先生成（chéng）員--周偉

一年一度的DesignCon會議早就（jiù）結束了，本次會議的幹（gàn）貨還（hái）是很多的，大（dà）家都知道DesignCon是全球（qiú）最權威（wēi）、規模最大的高速通信與芯片、電路板到係統設計（jì）的頂級工程會議，也是（shì）全球著名芯片公司、連（lián）接器/線纜和PCB廠家的硬件工程（chéng）師、SI/PI 專（zhuān）家等大拿們的（de）年度盛會，被稱為高速互聯 / 信號完整性領域的 “超級碗”。每年年初在美國（guó）矽穀（gǔ）聖克拉拉（lā）會（huì）議中心舉辦，從（cóng）1995年開始至今已成功舉辦了31屆。

熟悉我們高速（sù）先生慣例的童鞋們估計已經（jīng）猜（cāi）到了，雖然沒有每次都親臨現場（chǎng），但每年有空的時候（hòu）我們都會拜讀DesignCon的（de）文章，然後根據我們的理解再把比較感興趣的（de）部（bù）分拿出來和大家分享，也讓大家跟著我們的（de）步伐一起看（kàn）看有哪些最新的技術（shù）進展。好了閑話少（shǎo）說，來看看今年會議上（shàng）出現了哪（nǎ）些最新的技術吧。 

 解壓文檔後通盤掃（sǎo）了一眼（yǎn），映入眼簾最多的無疑是（shì）“400/448Gbps”，”他”就是今年會議上最靚（liàng）的仔，圍（wéi）繞”他”的話題也最多（duō），當然也少量出現224Gbps和112Gbps，但（dàn）這兩個已經在前兩年的會議裏提到（dào）了多次，今年（nián）已經從小（xiǎo）甜甜變成（chéng）了“牛夫（fū）人”，可見隨（suí）著AI的需求（qiú）旺盛（shèng）起來，技術的發展迭（dié）代也確實快得驚人，對算力（lì）的要求也（yě）越（yuè）來越高。簡單歸（guī）納（nà）了一下，112Gbps以上相關的文章居然（rán）有下圖這麽多，而絕大多數（shù）都是和（hé）400/448Gbps相關（guān）。

為了實現400/448Gbps速率，又衍生出了CPC，CPO以及新的編碼技術PAM6和PAM8等，我們先來簡單認識一下它們到底是什麽。

• CPC介紹

CPC是Co-Packaged Copper（共封裝銅互連）的簡稱，就是把高速（sù）銅連（lián）接（jiē）器、銅纜接（jiē）口（kǒu）直接跟交換 / AI 芯片封裝做在一起（qǐ），讓高速信號不用走過長的 PCB 走線，直接從芯片出來就接到銅纜，這個主要是為了解決 448Gbps 高頻電信號在 PCB 上損耗太大、帶寬不夠的問題，局部共封裝後的（de）示意如下圖所示。

具體應用示意如下圖所示（shì）：

真實的應用場景如（rú）下圖所（suǒ）示。

• CPO介紹

CPO是Co-Packaged Optics（共封（fēng）裝光學）的簡稱，就是把光引擎（激光 + 調製 + 探測（cè））和交換芯片 / AI 芯片封在同一個基板（bǎn）上，光纖直接從封（fēng）裝出來，不再用可插拔光模塊。主要解決高速信號（448G/1.6T）在 PCB 上（shàng）跑不長（損耗大）、功（gōng）耗太高、密度上不去的三（sān）大（dà）核心難題，如下示意圖所示：

CPC和（hé）CPO的區別（bié）：綜合（hé）來說CPC 是把銅纜（lǎn）接口與芯片共封裝，用於機架內短（duǎn）距離電互聯，專門解決（jué） 448Gbps 電信號在 PCB 上損耗大、帶寬不足的問題；而 CPO 是把光引擎與（yǔ）芯（xīn）片共封裝，用於機（jī）架間長距（jù）離光互聯，專門解決高速傳輸損耗大、功耗高、端口密度低、信（xìn）號無法遠（yuǎn）距離傳輸的問題，二者（zhě）分別對（duì）應 AI 集（jí）群裏Scale-Up 近電連接與（yǔ） Scale-Out 遠光連接的不（bú）同場景，看起來CPC和CPO對（duì）於PCB人（rén）不太友好啊。

 •   PAM6和PAM8介紹

PAM6是6-level Pulse Amplitude Modulation（6 電平脈衝幅度調製）的簡稱，每符號2.5bit，448Gbps速率下奈奎斯特頻率（有些說法叫帶寬）約90GHz，性能與複雜度折中，適合信道一般、功耗有限的場景。PAM8是8-level Pulse Amplitude Modulation（8 電平（píng）脈衝幅度調製）的簡稱，每符號3bit，448Gbps速率下奈奎斯特頻率僅約75GHz，仿真性（xìng）能最優，適合信道好、能提供高SNR的場景。二者主（zhǔ）要（yào）是為了讓 448Gbps速（sù）率避開 PAM4 所需的 112GHz 超高頻率難題。PAM4到PAM8對（duì）應的眼圖如下所示。

下表簡單對比了PAM4到PAM8的特性。

•   PCIe7.0介紹（shào）

    PCIe 7.0 是PCI-SIG 在 2025 年 6 月正式（shì）發布的新一代高（gāo）速（sù）總線（xiàn）標準，單通道速率128 GT/s，是 PCIe 6.0 的兩倍，x16 雙向帶寬512 GB/s，采用 PAM4 調製（zhì）與 FLIT 流式編碼，具備超高帶寬、低延遲、高能效、原生支持光互連、兼容前代及 CXL/UCIe 生態等核心（xīn）特性，主要應用於AI 大模型訓練、GPU 集群、HPC、Chiplet、800G 以（yǐ）太網、CPO 共封裝光學、數據中心高（gāo）速存儲與計算互聯等場景，有效解決了（le）下一代算力平台帶寬瓶頸、傳統 I/O 延遲過高、高速信號在 PCB 上損耗受限、高密度（dù）係統功耗過大、長距離傳輸能力（lì）不足等關鍵問題，為未來高（gāo）密度、高算（suàn）力（lì）、低延遲的數據中心與 AI 硬件提供（gòng）底層高速互（hù）連（lián）支撐。

PCIe7.0的協議已經出來了，但目（mù）前（qián）主流的應用（yòng）還是在PCIe4.0和PCIe5.0，PCIe6.0從目前的應（yīng）用端來（lái）看都不太多，隨著後續AI對於（yú）速率的要求越來越高，有種說法（fǎ）是最終市場會跳過PCIe6.0而直接選（xuǎn）擇（zé）PCIe7.0，未來的（de）事（shì）情誰又能說得好呢，我們拭目以待吧。

總體來說我們對（duì）於（yú）今年DesignCon會議的焦點還是在448Gbps速率的（de）實現上，後麵我們會重點談談實現它的具體技（jì）術如CPO、CPC及PAM6和PAM8，歡迎大家繼續關注。

問題來了：

最近常聽到“要站在光裏，不要光站著”這句話，光也成了最近市（shì）場最靚的仔，火得一塌糊塗，甚至說“光進銅退”，大（dà）家怎麽看？歡迎大家（jiā）一起來討論。