技術文章-YD
信號完整性仿真 > 高速(sù)PCB上下層(céng)高速線(xiàn)參考同一個地平麵,串擾(rǎo)應該很大吧?

高速PCB上下層高速線參考同一個(gè)地平麵,串擾應該很大吧?

發布時間:2026-08-03 13:57:02

情況就是(shì)這麽個情況:電路板L3層和L5層的(de)高速(sù)線(xiàn)都參考L4層的地平麵,而且L3和L5層(céng)高(gāo)速線在垂直方向完全重疊。信號那麽近,地平麵那麽薄,不怕串擾大到離譜嗎???

高速先生成(chéng)員(yuán)--黃剛

高速信號發展越來越(yuè)快,無論(lùn)是PCB設計工程(chéng)師還是硬件工程師接收到的高速理論(lùn)也越來越多了(le),什麽趨(qū)膚效應,玻(bō)纖效應,邊緣輻射效應等等,隨便都能脫口而(ér)出十個八個SI理論。有時候理論學得多本身當然是好事,但是怕就怕在理論越多,做起設計來越畏(wèi)首畏尾了。Chris最近也比較忙,所以也比較少去(qù)深入到設計部去收集案例了,難得有一位資深的(de)設計部同事Kevin找到(dào)我,問起這個問題來……

 396-01.png

嗯,他的問題(tí)就很清晰了,也就(jiù)是上下兩層高速走線L10和L12層共用一個參(cān)考層L11層。沒想到Chris沒過幾秒鍾立馬就(jiù)回複了:

 396-02.png

可能是生怕自己(jǐ)表達得不全麵,Kevin又特意補了一句:

 396-03.png

問題(tí)感覺看起來更嚴重了啊,又(yòu)是TX和RX的反(fǎn)向信號的串擾場景,而(ér)且兩層走(zǒu)線在投影上還是(shì)重疊(dié)的,這還能沒串擾,換誰都不敢輕易相信(xìn)啊!等來的(de)回複也還是Chris輕描淡寫的一句話:

 396-04.png

Kevin也算是非常非常資(zī)深的設計部員工了,平(píng)時SI理論的確也看得夠多,但是看起(qǐ)來(lái)也是一副難以置信的樣子。

 396-05.png

為了緩和這尷尬的氣(qì)氛,Chris主動提出(chū):要不(bú)寫篇文章吧(ba)?

396-06.png 

其實不僅是很多設計部的老員工問過這事,包括很多做高速的(de)客戶也(yě)問過,看起來這並不是(shì)一句沒影響就能說服大(dà)家的哈,寫篇文章,做個仿真驗證可能(néng)是更好(hǎo)的方式。

驗證的方式也很簡單,也就(jiù)是建(jiàn)個3D模型,綠(lǜ)色和紅色的(de)兩層相鄰層走線共用一個GND平麵層,然後就仿真下串擾就好了。

396-07.png 

刷一下就(jiù)仿真完成了,本來想打開串擾的結果來看看(kàn),結果發現:縱坐標從0到100dB的(de)界麵上居然是空白(bái)的???

 396-08.png

什麽鬼?仿真過程有問題,結果沒出來?別急嘛,要不把串擾量級放大到300dB界麵再看(kàn)看,如下所示:

 396-09.png

額。。。原(yuán)來是有串擾結果跑出來(lái)的,隻是串擾太太太太太小了,小到超過了我們的認知,基本上和沒有串擾也沒兩樣了。

可能從串擾(rǎo)這個(gè)曲線上還不一定能說服大家,那要不(bú)……我們(men)看看磁場?

首先是上(shàng)下兩對走(zǒu)線都一起工作的時候的磁場圖如下:

396-10.png 

這不(bú)和很多人(rén)想象的一樣嗎,兩對走線同時工作,他們都會產生磁場啊,而(ér)且磁(cí)場幅度也很強,怎(zěn)麽會沒有串擾呢?這裏要糾正大家認識一個(gè)誤區哈,的確兩對信號(hào)本身在工作(zuò),肯定會有(yǒu)很強的磁場(chǎng),但是判斷他們之間有沒(méi)有串擾,不是單純的看磁(cí)場強(qiáng)不(bú)強,還看磁(cí)場(chǎng)有沒有交集。如果(guǒ)磁場沒交(jiāo)集的話,哪怕強到無邊,其實它(tā)們也沒有串擾!

到底怎麽(me)算有交集,怎(zěn)麽算(suàn)沒交集呢?很簡單嘛,我們隻讓上麵(miàn)的那對高速信號在工作,下麵(miàn)的保持靜止狀態(tài),我(wǒ)們看(kàn)看上麵的磁場能不能影響到下麵的(de)走線就知(zhī)道了。

結(jié)果是這樣的:

 396-11.png

是不是顛覆了很多人的(de)認知,上麵信(xìn)號線產生的強磁場居然一點都沒說穿(chuān)過中間的地平(píng)麵,壓根(gēn)影響不到下麵靜止的信號。所以,它們(men)的磁場沒(méi)有交集,也就(jiù)是所有……它(tā)們一丁點串擾都沒有哈!

還得是Kevin,關於Chris上麵回答的“完整”兩個事,讓Kevin又逮到了機會。

 396-12.png

還好(hǎo)Chris也早有準備,拿出來繼(jì)續應對的話術:

 396-13.png

行吧,本(běn)身文章寫到這就完了,既然Kevin那麽熱愛學習,那Chris當然不(bú)會掃同事的興。就按照上麵這個簡筆畫繼續(xù)驗證下,如果有(yǒu)其他非地的過孔(kǒng)打(dǎ)斷平麵之後,到底相鄰的兩層高速信號(hào)線會不會還是沒有串擾(rǎo)?

於是Chris又建了另外一個模型,而且還是個過孔打斷平麵距離不同的動圖(tú),如(rú)下所(suǒ)示:

 396-14.gif

也(yě)就是想驗證下(xià)打斷(duàn)過孔的位置(zhì)距離(lí)走線從遠到近的變化時,串擾到底還能不能一直保持很(hěn)理想(xiǎng)的情況哈。打斷過孔的位置從最遠的30mil到最近的10mil,每隔5mil一種,一共5種case的掃(sǎo)描。

不賣關子(zǐ)啦(lā),文(wén)章已經很長了,要是再(zài)長點大家都(dōu)不看了哈。直接看仿真掃描後的結果,如下所示:

 396-15.png

可以看到,被過孔打斷後,平麵就變得不是完整的狀態了,這個時候就和很多朋友想(xiǎng)象的一樣了,串擾就有了,而(ér)且隨著平(píng)麵打斷的位置距離走線越近(例如(rú)最(zuì)近10mil的狀態下),串擾就明(míng)顯(xiǎn)了。

我們來看看10mil距離(lí)下,同樣隻讓上(shàng)麵那對高速線工(gōng)作,下麵高速線靜止時(shí)的磁場。

 396-16.png

可以看到,當平麵變得不(bú)完整之(zhī)後,上麵(miàn)信號的磁場就能夠通過過孔的縫隙穿到下麵靜止的信號中(zhōng)了,那就是磁場有交集了,這不就真的有(yǒu)串擾了嘛!

 396-17.png

好久沒寫過那麽長的文章了,當然的確也感謝Kevin給Chris提供的(de)素材(cái)。這個問題相信不止Kevin有疑惑的,我司很多設計部同事,包括很多外部的(de)客戶都有疑惑,剛好(hǎo)借(jiè)著這個機會就一篇文章說(shuō)清楚了,也算是給大(dà)家一個(gè)很好的仿真結論支撐,讓大家以後遇到這種(zhǒng)很常見的高速走(zǒu)線設計方案時再也不慌了哈!

 396-18.png

問題:大家平時(shí)設計(jì)中有(yǒu)沒有遇到自己把握不住的(de)各種走線之間或過孔之間的串(chuàn)擾問題,都可以留言發問哈(hā),說不(bú)定(dìng)下篇文章就是用你們的素材了……

 

熱門文章

PCB設計經(jīng)驗:到底(dǐ)DDR走線能不能參考電源層啊?
隔離地PCB過孔要放(fàng)哪裏,才能最有(yǒu)效減少PCB高速信號過孔串擾?
PCBA板中神秘消失的鑼槽
EXCUSE ME,表層的AC耦合電容和PCB內層的(de)高速線會(huì)有串擾?
PCB板雙麵(miàn)布局(jú)的DDR表底走線居然不一樣,這麽低(dī)級的錯誤都沒看出來?
PCB 背鑽(zuàn)塞孔翻車記!綠油凸起竟讓焊接(jiē) “手牽手” 短路
PCB加工中的“流膠”到(dào)底是怎麽影響阻抗的?
PCB板ATE測(cè)試探針卡(kǎ)設計和生產的(de)核(hé)心技術要求,你知道多少?
相同PCB單板,相同(tóng)信號的AC電容,為啥反焊盤不同?
真不敢信,PCB板上就(jiù)挪動了一個電阻,DDR3竟神奇變(biàn)好了
PCB板上PIN DELAY單(dān)位(wèi)錯了,DDR4跑不起來,真的嗎?
老實(shí)說:你們關心過表層綠油(yóu)的(de)厚度嗎?
那個要“深紫色油墨”的(de)客(kè)戶,讓我一宿(xiǔ)沒睡!
要是我再(zài)不(bú)說,估計就沒人知(zhī)道電路板“賈凡尼(ní)效應”了!
PCB別人包地你包地,但別(bié)人的(de)隔離度(dù)比你好10dB不止(zhǐ)
出貨給客戶一塊殘缺的PCB板(bǎn),客戶為什麽還要給(gěi)我們點(diǎn)讚
遇事(shì)不決,PCB電(diàn)磁絕學
PCB棕化工藝不同(tóng),高速信(xìn)號(hào)損耗差老遠了!
高速PCB板GSSG結構走線串擾大(dà)? 悄悄“轉(zhuǎn)”一下(xià)當(dāng)場好一倍!
你的高(gāo)速PCB主板80分,我(wǒ)的接口板80分,配合一起用才60分?
PCB設計製造“殘銅率”知(zhī)多少,怎麽做好控製±5%的阻抗值
香蕉视频污视频巡回技術研討會2 高速先生申請 產品服(fú)務
香蕉视频污视频-91香蕉视频污下载-超级香蕉97视频在线观看一区-黄瓜香蕉草莓丝瓜绿巨人下载