聊點硬核的。PCI-SIG 今年（nián） 6 月把 PCIe 7.0 最終規範發了（le），這代升級有多猛？x16 插槽跑到 128 GT/s，雙向（xiàng）帶寬幹到 512 GB/s—— 上一代 PCIe 6.0 才 64 GT/s，直接翻了一倍。

可能有人覺（jiào）得不就是（shì）個接口標（biāo）準嗎，跟我有啥關係？關係（xì）大了。

現在 AI 訓練動不動就幾千張（zhāng）卡堆一起，GPU 之間傳數（shù）據的瓶頸早就（jiù）不在算力本身，而在 "路夠不夠寬（kuān）"。PCIe 7.0 把這條路直接拓寬一倍，意味著多卡（kǎ）集群裏數（shù）據交換（huàn）更快，訓（xùn）練等待時間更短，說白了（le）就是 —— 同樣的硬件，跑模型更快了。

這代幾個關鍵變化值得說：

🔹 PAM4 信號繼續用，四電平調製在單（dān）條通道裏塞（sāi）更多數據，信號效率比老的 NRZ 高不少 

🔹 Flit 編碼模式，數據包打包更緊湊，協議開銷降下來（lái）了 

🔹 功耗沒跟著帶寬一起暴漲，架構（gòu）層麵做了優化，高能效（xiào）不是空話 

🔹 向後兼容保住了，老卡插新板、新卡插老板都能用，不用一次性全換

應用端其實已經在等它了：800G 網卡、AI 加速卡、高性能計（jì）算集群，甚至自動駕駛和航空電子裏的傳感器（qì）數據洪流，都需要更粗的 "管道"。量子計算的經典控製接口也盯上了（le）這個帶寬。

回頭看一眼 PCIe 的進化（huà）史，挺有意思的，2003 年 PCIe 1.0 才 2.5 GT/s，到 2025 年的 7.0 已經 128 GT/s，22 年翻（fān）了 50 倍。基本保持著（zhe） "每三年（nián）帶寬翻（fān）倍" 的（de）節（jiē）奏，比摩爾定律（lǜ）還穩（wěn）。

而且 PCI-SIG 已（yǐ）經在畫 PCIe 8.0 的餅了，目標 256 GT/s，x16 雙向破 1 TB/s。這個迭代（dài）速度，隻能說帶寬永遠不夠用。

對（duì）普通（tōng）消費者來（lái）說，PCIe 7.0 的產品真正普及還得等個（gè）兩三年，但對數據中（zhōng）心和（hé） AI 基礎設施來（lái）說，這就是接下來幾年的底層（céng）基建升級。

高速標準落地，離不（bú）開底層 PCB 製造的硬實力

PCIe 7.0 把單通道速率推到 128 GT/s，帶寬翻（fān）倍的背後，是對（duì） PCB 基板最直接的考驗（yàn） —— 信號速率越（yuè）高，板材損耗、阻抗精度、過孔（kǒng）設計、層間對齊任何一個環節掉鏈子，整條鏈路的眼圖就會塌。

這（zhè）也是為什（shí）麽（me）高速互聯標準（zhǔn）的每一次升級，最終（zhōng）都要落到 PCB 製造工藝的迭代上。

香蕉视频污视频科技（jì）珠海（hǎi）板廠（占地 4.5 萬㎡）目（mù）前專注高多層、高速及高階 HDI 製造，已具備 132 層 PCB、10 階 HDI、20 層 Anylayer 的批量（liàng）生產（chǎn）能力，七（qī）次高精度（dù）壓合配合 ±5% 阻抗控（kòng）製，正是為 AI 服務器、高速交換、光（guāng）模塊 PCBA 這類對信號（hào）完整性要求極致的場景準備的。PCIe 7.0 時代的服務器主板和（hé）加速卡，需要（yào）的正是這種能把 128 GT/s 信號穩穩跑通的底層製造能力。

標準在前麵開路，製造在後麵托底 —— 這才是高速互（hù）聯技術真正落地的完整鏈路。

特別聲明：本文部分（fèn）內容由AI生成，僅為行業技術參考，不構成專業商用（yòng）指（zhǐ）導與投資依（yī）據。