https://www.sdzzsign.com/'

中文

EN JP
技術文章-YD
行業前沿 > DSP 被幹掉了!NPO 近封裝(zhuāng)光學重構 AI 服務(wù)器互連

DSP 被幹掉了!NPO 近封裝(zhuāng)光學重(chóng)構(gòu) AI 服務器互連

發布時間:2026-08-20 17:19:35

NPO把(bǎ)光引擎移到芯(xīn)片旁邊,電走線壓縮到2~5cm,去掉DSP,靠(kào)短鏈路物理優勢撐起高速傳輸。業內普遍把(bǎ)它(tā)看作是從傳(chuán)統方案走向CPO的(de)務實過渡。

 

隨著AI算力集群向萬卡級規模演進,800G1.6T甚至3.2T的光互聯需求已成剛需。傳統可插拔光模(mó)塊在高速場景下的短板越來越明顯——電走線長達80~100cm,信號損耗大、時延高、功耗猛,全靠DSP硬撐。而CPO雖然性能(néng)極致,但工藝(yì)難度大、維修成本高,短期內很難鋪開。

於是,NPO(近封裝光學)站了出來。它把光引擎移到(dào)芯片旁邊(biān),電(diàn)走線壓縮到2~5cm,去掉DSP,靠(kào)短鏈路物理優勢撐(chēng)起高(gāo)速傳輸(shū)。業內普遍把它看作(zuò)是從傳統方案走向CPO的務(wù)實(shí)過渡。

 

08-1.png

 

NPO正在哪些場景落地?

一(yī)是AI高密度算力集(jí)群,機櫃內(nèi)中短距互(hù)聯是它的主(zhǔ)戰場,頭部廠商已批量采購,2026年基(jī)本實現規模供貨。二是在逐步替代800G/1.6T傳統可插(chā)拔模塊,3.2T樣品已出,6.4T在預研。三是作為CPO普及前的過渡(dù)方案,複用現有PCB工藝,支持光引擎獨立(lì)更換,運維門(mén)檻(kǎn)低。四是區域市場分(fèn)化明顯,北美率先商用,國內智算中心(xīn)建設帶動亞太增速領(lǐng)先,行業預測2026-2034年複合增(zēng)長率(lǜ)達19.3%

技術迭代方向也(yě)很清晰:

 

08-2.png

 

取消DSP,均衡功能交給主芯片SerDes,搭配外置激光器ELS,簡化結構、降功耗;光引擎采用插座式板載設計,走線控製在5cm內,不需大(dà)改PCB;國內(nèi)供(gòng)應鏈逐步成熟,中際旭創、華工科技、新易盛(shèng)等已規模量產,打破了海外壟斷。

當然也有痛點——極限帶寬和功耗優化不及CPO,芯片鄰近(jìn)區域的高密度布局對SI設計提(tí)出了更高要(yào)求(qiú),阻抗(kàng)管控和串擾抑製需要更細(xì)致的仿真校驗。

SI性能對(duì)比:NPO vs 傳統方案

 

08-3.png

 

直接(jiē)上關鍵參數對比(bǐ):

·           電互連走線長度:傳統80~100cm vs NPO 2~5cm,縮短95%以上,從源頭降損。

·           插入損耗:傳統高頻損(sǔn)耗極大,必須DSP補(bǔ)償;NPO整體鏈路損耗降低(dī)9~11dB,與CPO僅(jǐn)差3dB,無需DSP即可穩定傳輸。

·           阻抗匹配:傳(chuán)統走線長、過孔殘樁多,阻抗突變頻(pín)繁;NPO走線短、節點(diǎn)少,連續性優異,反射問題大幅減少。

·           串擾水平:傳統長差分線累(lèi)積(jī)耦合強,多通道串擾突出;NPO走線短,耦合效應弱,抗(kàng)幹擾能力更強(qiáng)。

·           原生眼(yǎn)圖質量(liàng):傳統眼圖收縮畸變(biàn)嚴重,全靠(kào)DSP修(xiū)複;NPO眼圖開度足、畸變輕,傳輸裕量大。

·           DSP依賴度:傳(chuán)統必須內置DSPNPO完全取(qǔ)消,靠主芯片SerDes適配。

·           傳輸延遲:傳統疊加走線延時+DSP處理時延(yán);NPO走線時延極低,無DSP處理,整體時延(yán)下降(jiàng)30%以上。

細分來(lái)看,插入損耗方麵,傳統方(fāng)案(àn)在112Gbps及以上速率時鏈路損耗逼近極限,NPO從物理層麵削減弱介質損耗,帶寬上限(xiàn)明顯拓寬。阻抗(kàng)連續性上,傳統鏈路多層轉接、過孔殘樁多,需要複雜的背鑽和漸(jiàn)變線設計;NPO鏈路簡(jiǎn)單,差分線全程阻抗穩定,SI設計難度大幅降低。串擾方麵,傳統長(zhǎng)距(jù)離走線累積耦合強,還容易受電(diàn)源噪聲幹擾;NPO短走線搭配近端去耦設計,多通道並行穩定性更強。時序偏斜上,傳統方案受長度偏差和(hé)連接器裝配影響,偏(piān)斜(xié)量大,還需DSP處(chù)理時延(yán);NPO短結構(gòu)易(yì)實現等長匹配,時延更低,適合AI算力集群的低延遲需求。

設計側重點也不一樣:傳統方案要死磕長鏈路優化,管理金手指阻抗、過孔背鑽、等長匹配,調試周期長;NPO聚焦芯片近區高密度布(bù)局,重(chóng)點管控接口阻抗過渡和局(jú)部串擾,仿真驗證工作量小,量產穩定性高。

 

綜合優劣勢(shì)

NPO優勢(shì)很突出:SI指標(biāo)全(quán)麵領先,功耗降低30%~50%,散(sàn)熱壓力小;完全沿用現有PCB工藝,量產良率高,光引擎可獨立更換,運維門檻低;帶寬升級不需重構芯片封裝,可平滑向CPO過渡。

短板也有:極限帶寬和功耗優化比不上CPO;高密度布局對SI仿真和電磁隔離(lí)要求更高;跨機櫃長距離(lí)場景仍需配合傳統模塊使用。

傳統方案的(de)優勢在於接口標(biāo)準成熟、供應(yīng)鏈(liàn)完善、適配全場景,但(dàn)高速場景下的(de)損耗、時(shí)延、功耗問題已(yǐ)是(shì)硬傷(shāng),在高端算力場景(jǐng)中競爭力不斷下滑。

選型建議

·           高端AI算力集群、機櫃內中短距互(hù)聯:優先(xiān)NPO,釋放(fàng)算力(lì),兼顧運維和(hé)成本(běn)。

·           通用(yòng)商(shāng)用場景、跨機櫃長距離、低速(sù)互聯:繼續用傳統可(kě)插拔方案,性價比和(hé)兼容(róng)性更合(hé)適。

·           遠(yuǎn)期升級到CPO的定製化節點:現階段用NPO過渡,平衡先進性和落地穩定性。

 

08-4.png

 

NPO是當(dāng)前高速光互連升級中最務實的選擇。它(tā)用短鏈路解決了長鏈(liàn)路的核心痛點,同時保留了可插拔、易維護、量產成熟的實用優勢,避開了CPO短期落地的難(nán)題(tí)。20262030年將是NPO的(de)規模普及期,行業格局會逐步(bù)形成傳(chuán)統方案保(bǎo)通用、NPO主導高速(sù)算力、CPO攻堅(jiān)遠期極致的三層結構。

順便提一句,這(zhè)類高密度板載光引擎的(de)SI設計和(hé)仿真驗證,恰恰是香蕉视频污视频PCB板廠的長項。 我們在高速差分走線阻抗管控、鄰(lín)位串擾抑製、局部電磁隔離方麵有大量實測數據支撐,能幫客戶在NPO方案落地中(zhōng)把信號完整性做到位,縮短調試周期,提升量產穩定性。無論是存量設備升級還是新一代AI服務器設計,香蕉视频污视频都能提供從仿真到板廠落地的完整支持。歡迎有需求的朋友來聊聊。

 

08-5.png

特別聲明:本文部分內容由AI生成,僅為行業技術參考,不構成(chéng)專業商用指導與投資依據。

 

 

熱門文章

PCB設計經(jīng)驗:到(dào)底(dǐ)DDR走線能不能參考電源層啊?
隔離地PCB過孔(kǒng)要放哪(nǎ)裏,才能最有效減少(shǎo)PCB高速信號過孔串擾?
PCBA板中神秘消(xiāo)失(shī)的鑼槽
EXCUSE ME,表層(céng)的AC耦合電容和PCB內層的高速線會(huì)有串擾?
PCB板雙麵布(bù)局的(de)DDR表底走線居然不一樣,這麽低級的(de)錯誤都沒看(kàn)出來?
PCB 背鑽塞孔翻車記!綠油凸起竟讓焊接 “手牽手” 短路
PCB加工(gōng)中的“流膠”到底是怎麽影響阻抗的?
PCB板(bǎn)ATE測試探針卡設計(jì)和生產(chǎn)的核心(xīn)技術要求,你知道多少?
相同PCB單板,相同(tóng)信號的AC電(diàn)容,為啥反焊盤不同?
真不敢信,PCB板上就挪動了(le)一個電阻,DDR3竟神奇變好了
PCB板上PIN DELAY單位錯了,DDR4跑不起來,真的嗎?
老實說:你們關心過(guò)表層綠油的厚度嗎?
那個要(yào)“深紫色油墨”的客(kè)戶,讓我一宿沒睡!
要是我再不說,估計就沒人知道電路板“賈凡尼效應”了!
PCB別人包(bāo)地你包地,但別(bié)人(rén)的隔離度(dù)比你好10dB不止
出貨(huò)給客戶一塊殘缺的PCB板,客戶為什(shí)麽還(hái)要給我(wǒ)們點讚
遇事不決,PCB電磁絕學
PCB棕化工藝(yì)不同(tóng),高速信號損耗差老遠了!
高速PCB板GSSG結(jié)構走線串擾大? 悄悄“轉”一下當場(chǎng)好一倍!
你的高速PCB主板80分,我的接口板80分,配合一起用才60分?
PCB設計製造“殘銅率”知多少,怎麽做好控製±5%的阻抗值
香蕉视频污视频-91香蕉视频污下载-超级香蕉97视频在线观看一区-黄瓜香蕉草莓丝瓜绿巨人下载