先進製程走到3nm、2nm，單片（piàn）大（dà）芯片的（de）流（liú）片成本已經高到離譜，良率還往下掉。行業給出的解法是Chiplet——把大芯片拆成若幹功（gōng）能芯粒，各自用最適合的工藝做，再封裝在一起。這套架構能不能跑通，全看D2D（Die-to-Die）互連技術（shù）。

D2D就（jiù）是封（fēng）裝內部芯粒（lì）之間的通信通道。跟（gēn）咱（zán）們熟悉的PCIe、以太網（wǎng）完全不是（shì）一回事——那些是板級或機箱級別的長距（jù）互連，D2D隻跑5~20mm，在封裝基板上完成數據傳輸。

D2D和傳統互連（lián）到底差在哪？

傳統SerDes方案跑長鏈路，需要複雜的編解碼、時（shí）鍾同步（bù）、信號均衡，功耗和時延都高。D2D針（zhēn）對封裝內的（de）短距場（chǎng）景，完全不用這套打法：

• 傳輸距離短，沒有長距損耗壓力

• 省掉複雜SerDes架構，時（shí）延壓（yā）到納秒級

• 靠微（wēi）凸點陣（zhèn）列並（bìng）行（háng）推（tuī）數據，帶寬（kuān）密度吊打傳統接口

• 功耗能（néng）降到亞pJ/bit級別

• 針對封裝走線的微小skew和串擾做專項優化

兩條技術路線，選哪個？

目前行業所有D2D方案（àn），歸根到底（dǐ）就是兩條路。

第一條是並行源同步，代表是BoW（OCP開源）、Intel AIB、OpenHBI。核心思路是“低速多線、並行堆疊”，不走SerDes，靠大量單端數據線+同步時鍾硬堆帶寬。優點（diǎn）是（shì）時延極低、功耗極小，普通有機封裝就（jiù）能跑；缺點是Bump消耗大，並行通道的skew管控難度高（gāo），基本隻（zhī）能自家芯粒配對用。適合自研AI芯（xīn）片。

第二條是高速串行，代（dài）表就是UCIe。沿用差分（fèn）SerDes架構，配（pèi）套完整協議（yì）棧，兼容PCIe/CXL，主打跨廠商互通。優點是協（xié）議成熟、生態完善，誰（shuí）家芯粒都能接（jiē）；缺點（diǎn）是多了編解碼和SerDes功耗，時（shí）延也比並行方案略高。適合多廠商異構集成。

工程上真正頭疼的問題

並行方案最（zuì）麻煩的是時序skew——幾百（bǎi）條單端並（bìng）行線（xiàn），走線長度、介質厚度、Bump寄生差異一累積，時序偏移就會導致采樣錯誤。加（jiā）上大規模信號（hào）同時翻轉產生的SSN同步開關噪聲，電源幹（gàn）擾嚴重，得靠DBI編碼來救（jiù）。

串行方案這邊，高頻（pín）信號完整性是主要矛盾。損耗、串擾、阻抗（kàng）不連續、諧（xié）振失真，一個都不能忽略（luè）。還得適配PCIe/CXL協（xié）議棧，鏈路訓練和均衡調試的複雜度遠高於純PHY層方案。

選（xuǎn）型建（jiàn）議（工程落地版）

• 自研AI加速器、內部芯粒拆分→BoW，低時延低（dī）功耗，成本（běn）可控

• 多廠（chǎng）商異構芯粒集成→UCIe，通用性強，生態兼容性好

• Intel體係內自研→AIB，工藝成熟，量產穩

趨勢方向

並行（háng）路線（xiàn）在優化skew和（hé）Bump效率，串行路線在往下壓SerDes功耗和時延（yán）。光電（diàn）融合D2D、混合鍵合超（chāo）短距互連也在逐（zhú）步落地，進一步突破電互（hù）連的帶（dài）寬天花板。

最後（hòu）說句實在話

無論走哪（nǎ）條（tiáo）D2D路線，封裝基（jī）板上（shàng）的高速（sù）信號完整性都是繞不（bú）過（guò）去的坎。走線阻抗怎麽控、skew怎麽匹（pǐ）配、SSN噪聲怎（zěn）麽（me）隔離，這些直接決定了芯粒能不能（néng）穩定跑起來。

香蕉视频污视频PCB板廠在（zài）封裝級基板（bǎn）和高頻高速PCB領域有多年積累，無論是並行路線的等長匹配與skew管控，還（hái）是串行路線的阻抗連續性與損（sǔn）耗控製，都能提供從仿真到量產的完整支持。如果大家（jiā）在Chiplet方案的PCB/基板設計上（shàng）遇到信號完整（zhěng）性難（nán）題，歡（huān）迎來交流（liú）。

特別聲明：本文部分內（nèi）容由（yóu）AI生成，僅為行業技術參考，不構成專（zhuān）業商用指導（dǎo）與投資依據。