高速串行（háng）
仿真對象
PCIE5、SATA、SAS、SFP28、10GBase-KR、100GBase-KR4、56G/112G/224G PAM4等高速串行信（xìn）號
仿真難點
阻抗失配，損耗過大、ISI嚴
重
仿真流程
層疊設計
根據實際情（qíng）況規劃層（céng）疊（dié），綜合考慮半固化片（piàn）/芯（xīn）板（bǎn）的型號、厚（hòu）度、含膠量、流膠（jiāo）率等，提（tí）供合理的阻抗控製、布線（xiàn）層/電源地平（píng）麵規劃等建議。
板材選型
根據係統信號種類以及通道情況，合理選擇板材，保證信號質量，降低（dī）生產成本。
基於（yú）S參數的無源通道（dào）評（píng）估
通過S參（cān）數判斷通（tōng）道是（shì）否符合協議標準，對通道各細節進行分析，保證係統性能。
基於Hspice/AMI模型的有源仿真
加上特定速率碼型進行眼圖仿真（zhēn）
通過眼高眼寬標準進行衡（héng）量