高速先生成員--薑傑（jié）

高速先（xiān）生前不久一篇關於AC電容的文章《明知故問？？高速AC耦合電容挨得（dé）很近，串（chuàn）擾會不會很大……》，引起了（le）不（bú）少粉絲的討（tǎo）論，最近有熱心讀（dú）者（zhě）發來這樣一（yī）張圖，詢問這種節省空間的打孔方式是否可行？

熟悉電源去耦電容設計的朋友，一定看出來（lái）了這種扇出方式（shì）的靈感來源：對於BGA布（bù）局相反麵（miàn）的去耦（ǒu）小電容，經常采用這種過孔朝向管腳焊盤內部的方式，一來（lái）電容布局在BGA管腳正下方，節省了布局空間（畢竟，這個位置，不放去耦電容，別的器件也不敢亂放）；二來，電容盡量靠近了用電管腳，電源、地管腳可以（yǐ）就近連接相應的過孔，減小了回流路徑，可謂一舉兩得。

細（xì）一琢磨，又覺得哪裏不對勁，當設計對象由電源去（qù）耦電容，變成高速信號的AC電容，這種（zhǒng）方法是否同樣適用？

感覺（jiào）歸感覺，高速先生還（hái）是習（xí）慣用數據說話，建個模型仿真摸摸底。如果方法可行，當然皆大歡喜，如果不（bú）行，也能搞清楚原因。

這種AC電容扇出方式節省空間的關鍵，在於過孔打在電容的管腳焊盤之間，3D建模如下。

為了大家能（néng）看的更清楚，隱藏電容後的俯視圖如下（下文簡稱via-in）：

對於速率25Gbps，差分走線（xiàn）特征阻（zǔ）抗100歐的（de）信號（hào），該（gāi）模型仿（fǎng）真結果的阻抗低點僅為81.49歐姆，顯然不太美麗。

保持其它條件不變，調（diào）整扇出過孔的位置：將打在（zài）電容管腳焊（hàn）盤之間的過孔移到電（diàn）容外部（下文簡稱via-out）。

阻抗仿真（zhēn）結果如下，最低值大幅提升至94歐！

細心的網友會問了，為（wéi）啥過孔打在（zài）電容焊盤外部（bù）的阻抗（kàng）曲線會出現兩個低點？對照模型就能看出，圖中的兩個阻抗（kàng）低點，一個對應過孔，一個對應AC電容，雖然這兩處都有做（zuò）反焊盤優化，畢竟（jìng）離100歐的目標還差那麽一些（xiē）。

對比via-in和via-out兩種方式阻（zǔ）抗連（lián）續性的另外一個指標—回波損耗，可以看出同樣的趨勢，via-in的回損明顯比via-out的差。

為什麽via-in的阻抗（kàng）跌的這麽厲害呢（ne）？正常情況下（via-out），信號從電容的管腳1進（jìn）入（rù）後，經過電容本（běn）體，從管腳2離開，最後進入換層過（guò）孔（kǒng）。

至於via-in的信號流向分析，熟悉高速先生文章的朋友一定會記得（dé），之前我（wǒ）們介紹過從場的（de）角（jiǎo）度看（kàn）問題。高速先生這裏先賣個（gè）關子，咱們答題區見……