高速先生成員--黃剛（gāng）

一些通用的PCB設計經驗以及高速信號理（lǐ）論，都告訴我們PCB上的信（xìn）號最好都以地平麵為參（cān）考（kǎo），尤其是高速走線，建議上下參考平麵都是地平麵是最好的方法。但是產品類型千千萬萬，導致疊層的設計也變化萬千，有時候為了成本減小層數，這樣就可能會導致信號參考到電源平麵的情況。當然，作為一名有經驗（yàn）的設計工程師，還是會優先保證主要的高速串行（háng）信號上（shàng）下（xià）層都有完整的地平麵做參考。在保證重要的高速信號後，一般來說，要去犧牲不那（nà）麽高速的DDR模塊走線了。

沒辦法，誰（shuí）叫你速率沒有高（gāo）速信號那麽高，關鍵是你還（hái）要用那麽多（duō）層去布線，所以隻能犧牲DDR信號了。那這樣就尷尬了，很多（duō）PCB工程師覺得違背了（le）他們一貫的設計原則，不敢下手去畫了。

一般這種PCB設計工程師定不了的時候，高速先（xiān）生就必須出來說話了（le）。我（wǒ）們截取一段（duàn）DDR的地址信號進行研究，疊層和走線情況如下所（suǒ）示：

這根地址信號（hào）走線在L3層，參考L2和L4層，其中（zhōng）L4層是主要的（de）參考平麵，是一個電源平麵（miàn），距離（lí）L3走線層是4mil，L2層雖然是地平麵，但是距（jù）離L3走線層卻有差不多（duō）16mil的距離。顯而易見，這根L3層的地址信號主要參考的是L4層的電源平麵了。就像下麵這個3D仿真（zhēn）模型展（zhǎn）示的一樣。

要不（bú）。。。我們還是（shì）首先（xiān）來看看如果是（shì）L3層的這（zhè）根地址信號上下都是地平麵的常規情況的結果吧，也就是把上麵的電源平麵也（yě）換成地平麵，這（zhè）樣（yàng）L3層走線上下都是參考地平麵了，模型如下所示：

我們先來（lái）看看阻抗的情況，這根地址信號的走線是（shì）要求按40歐姆來設計，經過仿真後，我們看到上下都是地平麵設計的阻抗仿真結果（guǒ）非常接近40歐姆走線阻（zǔ）抗。

那麽大家是不是很好奇，如果是（shì）參考電源平麵的case，阻抗是多少呢？會不會差很遠很遠（yuǎn）啊！淡定，高速先生可以很負責任的告訴大家，不會！如（rú）下圖所示，參考電源平麵後，阻抗也是差不多40歐姆左右。

兩者一（yī）對比，其實發現，對於阻抗來說，參考電源平麵和參考地（dì）平麵（miàn）其實差的不遠。

那是不是（shì）隻要阻抗沒啥影響，也就代表著DDR信號參考電源平麵完整沒有問題呢？當然。。。也不是啦！阻抗隻是（shì）其中的一個性能的表征手段，除此之外，我們還是要關注下插入損耗的情況。

首先，我們還是來（lái）看看常規（guī）的（de）上下參考地平麵的插入損耗結果。和我們預料的一樣，參考（kǎo）地平麵時，插入損耗的結果從低頻（pín）一直到高（gāo）頻都是非常線性的，完全沒得（dé）問題！

這個時候（hòu）大家是不是很期待，參考電源平麵（miàn）的插入損耗曲線長啥樣呢？按（àn）道理說（shuō），阻抗和參（cān）考地平麵差別很小，預期插入（rù）損耗的結果也不會偏差很大吧？

這次可能又（yòu）要讓大家失望了，參考電源平麵的插入損耗（hào）結果是下麵這個熊樣的哦！

啥啊（ā），高頻波動那麽大，那（nà）麽差啊，這壓根就不行啊！你說對了，高頻的（de）確不行，但是別（bié）忘了，我們DDR模塊的速率，以DDR4為例，一般地址信號的速率也就是1.2Gbps到（dào）1.6Gbps，所以理（lǐ）論上我們（men）關（guān）注前麵3GHz左（zuǒ）右的頻段就可以了。後麵（miàn）的高頻部分都已（yǐ）經（jīng）是DDR運行頻率的3倍頻之後了，能量（liàng）其實就（jiù）很少（shǎo）了。

咦（yí），如果按照這個觀點再對比參考地平麵和參考（kǎo）電（diàn）源平麵的插（chā）入損耗結果的話（huà），在3GHz以前倒是差得不大（dà）哦。這也就是為什麽我們的確能看到有的產品的DDR模塊的地址（zhǐ）控製信號參（cān）考電源平麵（miàn）也能跑到額定速率（lǜ）的原因了。。。

當然，上麵隻是從比較理想的仿真結（jié）果上來得出的結論（lùn）。實際上也要考慮（lǜ）到（dào）加（jiā）工（gōng）的因素，包括電源平（píng）麵也會存在噪聲影（yǐng）響的因素，還有（yǒu）就是不同設計地址信號（hào）走線長度不同，參考（kǎo）的電源網絡不同，包括電容配置不（bú）同等眾多因（yīn）素。另外為什麽（me）在很多非常規設計中，一般隻看到地址控製信（xìn）號參考電源平麵的設（shè）計，很少看到數據信號參考電源平麵（miàn）呢，那是因為（wéi）數據信號的速率更（gèng）高，3倍頻下（xià）可能就（jiù）到了（le）5-6GHz以上（shàng）了，這個時候（hòu）從上麵的插入損耗曲線來看，差（chà）異就變得慢慢明顯了（le）。總而言之，高速（sù）先（xiān）生的（de）觀點是並不完全拒絕DDR走線參（cān）考電源平麵的可（kě）行性，但是遇到這樣的非常規設計，我們需要更謹慎的去對待（dài）它，最好有（yǒu）一些仿（fǎng）真數據的支撐來確認更大的成功率才行！