高速先生成員-- 黃剛

隨著傳輸速率越來越高（gāo），在PCB設計（jì）上難做的地方早就不是走（zǒu）線的設計（jì）了，而是變成了過孔的設計。為什（shí）麽怎麽說（shuō）呢，Chris給大家舉個栗子大家就知道了：你（nǐ）知道PCB板廠能夠給大家保證（zhèng）走線的阻抗在±10%，但是有哪（nǎ）家板（bǎn）廠可以給大家保證過孔的阻抗±10%的嗎？目測到目（mù）前為止（zhǐ）應該是沒（méi）有的哈。另外在長（zhǎng）通道的鏈路傳輸中，大家肯定都知道傳輸線的損耗占（zhàn）絕大部分的（de）比例，但是（shì）你又（yòu）是否敢相信（xìn），有可能一個過孔的損耗比20inch傳輸線損耗都多嗎？很（hěn）多情況下大家用了賊好賊貴的板材，走線也不是很長，但是加（jiā）工出來的高速串行通道的誤碼率居然還賊高，甚至完全無法link上。往往問題就出在過孔的優化上了，例如過孔沒有做背鑽，又或者今天要說的，反焊盤挖空沒get到！

應眾多粉絲（sī）的牆裂要求，Chris今天就給大家講講過孔反焊（hàn）盤（pán）挖空這檔子事。為什（shí）麽要挖空過孔的反（fǎn）焊盤呢？其實跟（gēn）走線要參考上下層的地平麵（miàn）原理是差（chà）不多的（de）。走線的線寬越寬，需要參考的地平麵就需要遠一點（diǎn），同樣的（de），過孔的（de）孔徑越大，需要挖空（kōng）的反焊盤也相應需要大（dà）一點。原理我都（dōu）懂，但是具體要（yào）挖多大（dà）才是大呢？

Chris拿一個具體的例子給大（dà）家分享下哈（hā），這是一個高速連接器的過孔設計（jì），如下所示：

上麵已經對連接器過孔有了（le）一個初步的挖空方案了。但是這個（gè）方案是不是最好的性能呢？我們把一對連接器過（guò）孔（kǒng）的3D模型（xíng）提取出來，就（jiù）是下麵那樣子：

然後（hòu）Chris做一個很有意思（sī）的反焊盤大小（xiǎo）掃描（miáo）方案，那就是保持這對過孔反焊盤的（de）麵積不變，也就是長L乘以寬W不（bú）變，去改變W和L的比例關係，來（lái）看看（kàn）到底（dǐ）在哪一組W和L的情況下（xià），這對（duì）過孔的性能（néng）最好（hǎo）！

懂？不懂？Chris舉個例子哈，例如W=25mil，麵積不變的情況下反焊盤是長下（xià）麵那樣的：

W=45mil時，麵積不變情（qíng）況下反焊盤是長這樣的：

我們把寬度W設置成變量，保持麵（miàn）積不變的情況下，W逐漸變大，長度L肯定就（jiù）逐漸變小了。W從25mil到（dào）45mil的變化過程，可以看到過孔反焊盤的形（xíng）狀是這樣變的：

麵積不變，那（nà）不就相當於挖（wā）空的大小一樣嘛，那過孔的性能能有多大差別？過孔的阻抗（kàng）頂多差個1-2歐姆而已吧？

1-2歐姆？？？（1-2）*10歐姆（mǔ）才是他們的差別！看看下麵這（zhè）個仿真（zhēn）結果，這個（gè）本來需要設計成100歐姆的連接器過孔，仿真掃描出來的（de）結果最低的阻抗隻有85歐姆（mǔ），最高的去到了96歐（ōu）姆！！

阻抗變化大了，回波損（sǔn）耗的差異自然也賊大。好的和不好的（de）回波損（sǔn）耗的差距居然超過了20dB！！！

是不是有這麽一種感覺，每次看完Chris的文章之後，貌似學到了很多，但是（shì）又好像什（shí）麽也沒學到一樣，哈哈！不能全怪Chris啊（ā），過孔優化本身就是一個可以定性（xìng）但很難定量的東（dōng）西，Chris也的確很難回答到大家的一個特定項目的過孔結（jié）構應該怎麽去（qù）挖空反焊盤來得到最佳的性能，如果要（yào）得到的話，也隻（zhī）能通過仿真來確定優（yōu）化方案，不然（rán）拍個小腦袋來給的話，是沒法一下就戳中性能最佳的（de）那個方（fāng）案。Chris也隻能幫大家到這裏（lǐ）了，還是那句老（lǎo）話（huà），有需要的話仿真幫大家看看咯……