高速先生成員-- 黃剛

你肯定會相信阻抗（kàng）不匹（pǐ）配影響PCB性能；你會相信等長做得不好影響（xiǎng）DDR的時（shí）序；你也會相（xiàng）信PCB太長的話高速信（xìn）號會有問題；但是如果我們告訴你總有一天（tiān）BGA芯片裏麵不能穿（chuān）差分線的話，你會相信嗎？

所謂BGA，也就是學名為球柵（shān）陣列封裝的（de）芯片（piàn），是芯片封裝界發展到（dào）今天（tiān）為止算是集成度最高（gāo）的封裝技（jì）術了哈。小則（zé）幾百pin，多則幾（jǐ）千pin都密密麻（má）麻的按照一定的pitch間距進行排列，我們目前常用的pitch為1.2mm，1mm，0.8mm這些。

那麽說（shuō）到密集，大家肯（kěn）定都有過這樣的經（jīng）曆，也就是處於BGA裏麵（miàn）的（de）高速信號如果要走出BGA的話，一般會在pin的位置（zhì）去做fanout，也（yě）就是所謂的BGA扇出，然後（hòu）通（tōng）過一個內層（當然（rán）底層也可以）從BGA裏麵層層進行突圍，直到走出BGA區域為止（zhǐ）。有（yǒu）的（de）時候，這對走線在走出來的過程中經過的地方可謂是非常的坎坷，坑坑（kēng）窪（wā）窪的，例如下麵這樣，做過高速信號（hào）PCB設（shè）計的粉絲們應該（gāi）都很清楚為什麽會這樣了哈。

我們知道，高速信號的過孔是要（yào）進行反焊（hàn）盤處理（lǐ）的，那麽這個時候我們就會發現，一對從BGA裏麵走出來的線可能需要經過若幹個過孔反焊盤的邊緣。為什麽叫邊緣呢？因為過孔反（fǎn）焊盤理論（lùn）上是挖（wā）的越大越好，這樣才能最（zuì）大程度的提（tí）高過（guò）孔的阻抗，因此（cǐ）在走線（xiàn）經過的區域，基本上是走線上下的參考平（píng）麵就會被反焊盤挖空掉，也就是在過孔的區域（yù），走線是沒（méi）有多餘的參考的。

如果（guǒ）要問大家這個時候是保證過孔的阻抗呢還（hái）是保留那麽一小段走線的參考平麵，我相信百分之80以上的（de）人都說是保（bǎo）證過孔的阻抗，大家的意見都是（shì）也就（jiù）幾十mil的走線少一點參考平（píng）麵能有多大的影響，再說（shuō）了，又（yòu）不是（shì）完全沒參考平麵，隻是沒（méi）有多餘的參考（kǎo）平麵而（ér）已嘛。另外很重要的一點就是，這個是（shì）作為PCB設計界一個通（tōng）用的處理方式，而且在大（dà）多數產（chǎn）品做出來之後都是沒（méi）有問題的。因此大家（jiā）也就覺得是一個很穩妥的設計方法了。

但是高速先生（shēng）總（zǒng）喜歡對一些（xiē）看起來很正常的設計理念進行“挑（tiāo）戰”，這次我們就針對BGA穿線是不是真的沒有問題進行研究。我們做了（le）一塊測試板，驗證下（xià）在1.0mm pitch BGA間距的情況下穿線的影響。如下所示：我們在1.0mm的BGA下穿（chuān）過一對差分線（xiàn），然後模擬經過若幹個其（qí）他走線的過（guò）孔反（fǎn）焊盤區域的情況，我們來看看這對走線本身的性能如何（hé）。

經過我們對幾塊板（bǎn）的同一個待（dài）測物的測試結果對比發現，結論是驚人的一致（zhì）！！！它的損耗不會是一條我們認為的平直的（de）曲線（xiàn），其中在25GHz之後有非常巨大的諧振點。

那個，我相信大多數粉絲們都能看懂上圖的插入損耗曲線，至少能分辨出好還（hái）是（shì）不好。如果（guǒ）你們對S參數還不太熟悉的話，我們高速先（xiān）生隊長還專門親自拍攝了一個通俗易懂的小視頻，可以幫助大家更（gèng）深入的（de）了解S參數這個SI重要的概念哈。

好，我們繼續（xù）往下講，從這個糟糕的S參數來看（kàn），我們大致可以判（pàn）斷它的（de）可用範圍在25GHz內，如果大家還是對頻域參數不（bú）是很（hěn）熟（shú）悉的話，我們換成大家喜歡的時域來分析哈。從上麵的損耗參數來看（kàn），走線在很成熟的10Gbps到25Gbps應該都是沒太大問題的（de），那我們就直接跳過10G到25G，從（cóng）56Gbps起步來衡量。那放到我們現在也做得比較多的56G-PAM4的高速設計上，我（wǒ）們（men）看看如果發送一個理想的56G-PAM4信號（hào）源經過這個BGA扇出之（zhī）後會是怎麽（me）樣呢（ne）？

嗯，看（kàn）來這個BGA的扇出設計對（duì）於56G-PAM4還是（shì）OK的，那我們再來個更厲害的？目（mù）前業界已經開（kāi）始對112G-PAM4進行研究了，那高速先生也嚐試下加入一個112G-PAM4的信（xìn）號源（yuán）進去，看看經過（guò）這個BGA扇（shàn）出之（zhī）後會是什麽情況（kuàng）。結果如下所示：

從上麵（miàn）的眼圖可以看到，就隻是（shì）經過了一個BGA扇出之後眼圖（tú）就“涼”了一半了，壓根都還沒開始走線，加上走線的話估計就……呃！

就像前（qián）麵所（suǒ）說的，在112G來臨的時候，如果還是像上麵一樣的BGA扇出的話，這（zhè）對差分線的性能會大打折扣，甚至可（kě）能一個我們認為很簡單的扇出設計就消耗掉整個通道（dào）的裕量。BGA扇出雖然是（shì）個很簡單而且約定俗成的設（shè）計，但是在信號速（sù）率越來越高之後，信號的性能會受到越來越多因素的影（yǐng）響，比如BGA的（de）pitch大小，過孔反焊盤設計，疊層設（shè）計，線（xiàn）寬線距選擇（zé），加工誤差等，使得原本看起來（lái）一個很平常的設計都可（kě）能出現問題，這可能也變成我們SI未來要去思考的問題了（le）。