高速先生成員-- 黃剛

你肯定會相信阻抗不匹配影響PCB性能；你（nǐ）會相信等長做得不（bú）好影響DDR的時（shí）序；你也會相信（xìn）PCB太長的話（huà）高速信號會有問題；但是（shì）如果我們告訴你總有一天BGA芯片裏麵不（bú）能穿差分線的話，你會相信嗎？

所謂（wèi）BGA，也就（jiù）是學名（míng）為球（qiú）柵陣列封裝的芯片，是芯片封裝界發（fā）展到今天（tiān）為止算（suàn）是集成度（dù）最高的封裝技（jì）術了哈。小則幾百pin，多則幾千pin都密（mì）密麻麻的按照一定（dìng）的pitch間距進行排列，我（wǒ）們目前常用（yòng）的（de）pitch為1.2mm，1mm，0.8mm這些。

那麽說到密集（jí），大家肯定都有過這樣的經曆，也就是處於BGA裏麵的高速信號如果要走出BGA的話，一（yī）般會在pin的位置去做fanout，也就是所謂的BGA扇出，然後通過一個內層（當然底層也可以）從BGA裏麵層層進（jìn）行突圍，直到走出BGA區域為止。有的時候，這對走線在走出來的過程中經過的地方可謂是非常（cháng）的坎（kǎn）坷，坑坑窪窪的，例如下麵這樣，做過高速信號PCB設計的粉絲們（men）應該都很清楚為什麽會這樣了（le）哈。

我們知（zhī）道，高速信號的過孔是要進行反焊盤處理的，那麽這個時候我們就會發現，一對從BGA裏麵走出（chū）來的線可能需要經過若幹個過孔反焊盤的邊緣。為什麽（me）叫邊緣呢？因為過孔反焊（hàn）盤理論上（shàng）是挖的越大越好，這樣才能最（zuì）大程度的（de）提（tí）高過孔的阻抗，因此（cǐ）在走（zǒu）線經過的（de）區域，基（jī）本上是走線上下的參考平麵就會被反焊盤挖空掉，也就是在過孔的區域，走線是沒有多餘的參考的。

如果要問（wèn）大家這個（gè）時候是保證過孔的（de）阻抗呢還是保留那麽一小段走線的參考平麵，我相信百分之80以上的人都說是保證過孔的阻抗，大家（jiā）的意見（jiàn）都是也就幾十mil的走線少（shǎo）一點參考平麵能有多大的影響，再（zài）說了，又不是完全沒（méi）參考平（píng）麵，隻是沒有多餘的參考平麵而已嘛。另外很重要的一（yī）點就是，這個是（shì）作為PCB設計界一個通用的處理方式，而且在大多數產品做出來之後都是（shì）沒有問題的。因此（cǐ）大家也就覺得是一（yī）個（gè）很穩妥的（de）設計方（fāng）法了。

但是高速先（xiān）生總喜歡對一些看起來很正常的設計理念進行（háng）“挑戰”，這次我們就針對BGA穿線是不（bú）是真的沒有問題進行（háng）研（yán）究。我們做了一塊測試板，驗證下在1.0mm pitch BGA間距（jù）的情況下穿線的影響。如下所示：我們在1.0mm的BGA下穿過一對差分線，然後模擬經過若幹個其他走（zǒu）線的過孔反焊盤（pán）區域的（de）情況，我們（men）來看看這對走線本身的性能如何。

經過我們對幾塊板的同一個待測物（wù）的測試結果對比發現，結論是驚人（rén）的一致！！！它的損（sǔn）耗不會是一條我們（men）認為的平直的曲線，其中在25GHz之後有非常巨大的諧振點。

那（nà）個，我相（xiàng）信大多數粉絲們都能看（kàn）懂上圖的插入損耗曲線，至少能分辨出好還是不好。如果你們對S參數還不太熟悉的（de）話，我們高速先生隊長還專門親自拍攝了（le）一個通（tōng）俗（sú）易懂（dǒng）的小視頻，可以幫助（zhù）大家更深入的了解S參數這個（gè）SI重要的概念哈（hā）。

好，我們繼續往下（xià）講，從這個糟糕的S參數來看，我們大致可以判斷它的可用範圍在25GHz內，如果大（dà）家還是對（duì）頻域參數不是很熟悉的（de）話，我們換成大（dà）家喜歡的時域來分析（xī）哈。從上麵的損（sǔn）耗參數來看，走（zǒu）線在很成（chéng）熟的10Gbps到25Gbps應該都是沒太大問題的，那我們就直接跳過10G到25G，從56Gbps起步來衡量。那放（fàng）到我們現在也做得比較多（duō）的56G-PAM4的高速設計上，我們看看如（rú）果發送一個理想的56G-PAM4信號源（yuán）經過這個BGA扇出之後會是怎麽樣呢？

嗯，看來這個BGA的扇出設計對（duì）於56G-PAM4還是OK的，那我們再來個更厲害的？目前業（yè）界已經開始對112G-PAM4進行研究了（le），那高速先生也嚐試下加入一個112G-PAM4的信號源進去，看看經過這個BGA扇出之後會是什麽情況。結果如下所示：

從（cóng）上麵的眼圖可以看到，就隻（zhī）是經過了一個BGA扇出（chū）之（zhī）後眼圖就“涼”了一半了，壓根都還沒開始走線，加上走線的話估計就……呃！

就像前麵所說的，在112G來臨的（de）時候，如果還是（shì）像上（shàng）麵一樣（yàng）的BGA扇（shàn）出的話，這對差分線的（de）性能會大打折扣，甚至可能一個我們認為很簡單的扇出設計就消（xiāo）耗掉整個通道的（de）裕量（liàng）。BGA扇（shàn）出雖然是個很簡單而且約定俗成（chéng）的設計，但是在信號速率越來越高之後，信號的性能會受到越來越多因素的影響，比如BGA的pitch大小，過孔反焊盤設計，疊層設計，線寬線距選擇，加工誤差等，使得原本看起來一（yī）個很平常的設計（jì）都可能出現問題，這可（kě）能也變成（chéng）我們SI未來要去思（sī）考的（de）問題了。