殘陽收盡最（zuì）後一抹餘暉，暮色四合，與天色一起（qǐ）暗淡下來的還有雷工（gōng）的心情：因為自（zì）己（jǐ）信心滿滿設計的時鍾端接不僅沒有改善信號質量，反而拖了（le）後腿。事情還要從高速先生（shēng）最新的一期短視頻說起。

話說，高速先生隊長果然魅力非凡（fán），一個淺顯（xiǎn）易懂（dǒng）的比（bǐ）喻就把端接（jiē）的基本原理講解的（de）清清楚（chǔ）楚。

端接匹配（pèi）的話題引起（qǐ）了雷工的（de）興趣，看完視頻意猶未盡，自己還抽空把幾種常見的端接重新都學（xué）習了一遍。機會是留給有準備（bèi）的人，雷工在隔天的Layout設計中就遇到了表現的機會。

數據速率為（wéi）2133Mbps的DDR3信號，地址及時鍾走線拓撲為一拖四（sì）、fly-by。在（zài）處理差分時（shí）鍾的時候，雷工在原理（lǐ）圖上看到的除了端接（jiē）電阻，還有一個並聯在（zài）差分信號P/N中間的電容。

如（rú）果這（zhè）個電（diàn）容早兩天出現（xiàn），雷工（gōng）估計還要（yào）糾（jiū）結放在鏈（liàn）路的哪個（gè）位置（zhì），可（kě）是，對於認真學過端接的他而言，這已經（jīng）不再是問題，有端接電阻R，又出現電容C，可不就是終端RC端接（jiē）嘛！明明需要放在一起，硬件攻城獅還要（yào）分開畫圖，簡直多此一舉，雷工毫不猶豫的把這個電容放在差分時鍾（zhōng）的末端。走線完成之後發給高速先（xiān）生仿真，雷工洋洋自得（dé），坐等PASS。

高速先生帶來了一好一壞兩（liǎng）個消息，好消息是雷工設計的時鍾（zhōng）“端接”起了作用，雷工的笑容開始綻放；壞消息是（shì），“端接”起了副作用，拖垮了時鍾信號，雷工的笑容僵在了臉上。於（yú）是出現了文章（zhāng）開頭（tóu）那略顯傷感的一幕。

高速（sù）先（xiān）生沒有讓雷工獨自（zì）淩亂，而是幫他仔細分析（xī）了問題。關鍵就在於雷（léi）工（gōng）所（suǒ）謂的“端接電容”並非RC端接的一部分，其實，它的主要作用是通過減緩驅動信號的上升沿從而減小源端反（fǎn）射，應該靠近驅動芯片布局，通常用於驅動較強的芯片。所（suǒ）以，雷工需要做出的修改也（yě）很簡單，就是把該電容由末端調整至驅動端。關於這個電容，高速先生稱之為“差分電容”，之前也有專門（mén）的文章介紹過。《DDR3係列之時鍾信號的差分電容，一般人我不告（gào）訴他！》

那麽，雷工本來想用來炫技的RC端接正確的打開姿勢（shì）又是怎樣的呢？RC端接，又稱AC端接，常用於傳輸直流平衡信號的鏈（liàn）路。對於單端信（xìn）號，RC端接方（fāng）式是在傳統的末（mò）端並聯端接的基（jī）礎上增加了一個電容，最大的優點就是直流功（gōng）耗較小，同時也會避免（miǎn）傳統並（bìng）聯端接高電平被拉低或者（zhě）低電（diàn）平被抬高的現象。

對於差分信號的RC端接，通常是在T型端接的基礎上增加一個隔直流電容，有些設計也會把R2省掉（diào）。

無論是單（dān）端信（xìn）號，還是差分信號，RC端接（jiē）中的“C”都是為了（le）切斷直流通路（lù），而雷工遇到的並聯在差（chà）分時鍾P/N中（zhōng）間的電（diàn）容顯然不（bú）在此列。一番解釋之後，雷工豁然（rán）開朗，最終，按（àn）照仿（fǎng）真建議將差分電容從終端調整到驅動端，時鍾波形隨之改善，並滿足了SPEC要求。問題解決後，雷工心頭（tóu）的陰霾一掃（sǎo）而空，反思這次教訓，理論沒吃（chī）透就貿然行事，結（jié）果鬧了笑話，更覺自己的進階之路任重而道遠。