對於模擬電路沒學好的工程師（shī）來說，電阻隻知道（dào）用來（lái）端接；電感隻知道用來隔（gé）離；至（zhì）於電容嘛，估計你們隻知道濾波，更不用（yòng）說它們的（de）組合產生的作用了。不信？估計（jì）以下這個電容的（de）用法，你也隻（zhī）能說濾波了吧……

上周（zhōu）我們雷（léi）工，哦不是，是我們薑工的文章向大家介紹了DDR的時鍾裏麵（miàn）並聯電容的用處，讓大家驚（jīng）奇的發（fā）現了原來電容（róng）也（yě）可以用來端接，可能已經讓一大把（bǎ）粉絲獲得了一（yī）波知識的（de）源泉（quán）。那麽本期高速先生還繼續玩這個DDR的時鍾，去（qù）深挖它還有什麽槽點。

我們（men）先把上周所講（jiǎng）到的（de）這個DDR時鍾的拓撲再一次拉出（chū）來，沒錯！就是下麵這個圖啦。其中上周讓雷工尷尬不已的這個電容就是下麵紅色圈圈（quān）的那位了。把電容並聯到差分對間，能夠很好的對發（fā）送的信號進行端接，目標是使得（dé）電容的電抗值和傳輸線接近，從而起到源端端接的效果，減小時鍾的反射。

恩，這（zhè）個是上篇文章的（de）精華哈。那麽我們（men）這期的文章繼續研究這個拓撲，大家有（yǒu）沒有發現上麵的拓撲其實不止一（yī）個電容，看看上圖藍色圈圈的位置，其實還有一個電容哦！它一般是放在最（zuì）後兩個端（duān）接電阻之間，然後下拉到（dào）地（也可以上拉到DDR電源）。這個電容到底有什麽用（yòng）呢？根據高速先生對你們的認識，都接到地了，肯定又是用來濾波啦？

高速先生對此也研究了一（yī）番，我們用一個簡（jiǎn）單的點對點（diǎn）的時（shí）鍾（zhōng）拓（tuò）撲進行（háng）驗（yàn）證哈。

如果這對差分線是（shì）理想的走線，所謂理想就是差分線的P和（hé）N長度一致，阻抗相同，完全對稱的情（qíng）況下。有無電容的結果是下麵這樣的（de）。

是的，如果我們（men）的（de）PCB加工出來就像原理圖設計一樣（yàng）是理想的情況（kuàng），那這個電容的確起不了什麽作（zuò）用。但是我們PCB最精彩的地方就在（zài）於它的設計和加工的誤差哈。我們知道（dào），對（duì）於一（yī）對差分線（xiàn）來說，對間P和N的對稱性（xìng）是最為重（chóng）要的事情（qíng），不然的話它（tā）們就是產（chǎn）生共模的噪聲。基本上（shàng）來說，隻要破壞了差分線理想狀態（tài），這對差分線都會或（huò）多或少產生共模的噪聲（shēng）。那麽我們在有共模噪聲（shēng）的情況下再去進行對比驗證，結果就會變得不一樣了。

可以看到，沒有了這個電容之後，接收端的波形變得扭曲（qǔ），甚至是產生了（le）非單調的結果。那（nà）麽大家也許會問了，那你們怎麽知道是不是共模噪（zào）聲（shēng）的影響呢？怎麽看呢？

我們可以看下圖紫色箭頭位置的波形，也就是它們產生的共模噪聲的位置了。

我們可以（yǐ）看到（dào），當差分線有共模噪聲的時候，這個電容（róng）其實可以為我們抑製很大部分的噪聲，因此能最大限度的還原接收端信號（hào）的（de）完整性。

當然如果旁邊的走線離這對（duì）時鍾很近的話，有了這個電容，自然也能使得共模噪聲串擾到旁邊走線的能量削弱啦，也就是起到減小串擾的效（xiào）果。